SOP 소형 개요 패키지 소형 개요 패키지, SOP 패키지라고도 합니다. 이러한 종류의 패키지의 집적 회로 핀은 양면에 분포되어 있으며 핀 수는 일반적으로 28개 미만입니다. 예를 들어 휴대폰에 사용되는 전자 스위치와 전력 증폭기 회로는 모두 이러한 종류의 패키징을 사용하며 그 외관은 그림과 같습니다.
SOJ 소형 아웃라인 J-리드 패키지 J형 리드 소형 아웃라인 패키지. 표면 실장 패키지 중 하나입니다. 핀은 J 모양으로 패키지 양쪽에서 아래쪽으로 그려져 있으므로
QFP 플라스틱 쿼드 플랫 포키지 스퀘어 플랫 패키지라고도 하며 QFP 패키지라고도 합니다. 이러한 종류의 패키지 집적 회로는 일반적으로 20개 이상의 핀을 가지고 있으며 주로 고주파 회로, 중간 주파수 회로, 오디오 회로, 마이크로프로세서, 전원 공급 회로 등에 사용됩니다. 외관은 그림과 같습니다.
PLCC 플라스틱 리드 칩 캐리어 리드가 있는 플라스틱 칩 캐리어입니다. 표면 실장 패키지 중 하나입니다. 핀은 패키지의 네 면에서 그려져 있으며 T자형입니다. 플라스틱 제품입니다.
CSP 칩 스케일 패키지는 칩 스케일 패키지를 의미합니다
BGA"BGA(볼 그리드) 어레이)
" 표면 실장 패키지 중 하나인 구형 접점 배열입니다. 핀 교체를 위해 인쇄회로기판 뒷면에 구형 범프를 배열로 만들고, 인쇄회로기판 전면에 LSI 칩을 조립한 뒤 몰딩 레진이나 포팅으로 밀봉한다. 범프 배치 캐리어(PAC)라고도 합니다. 핀수는 200개 이상 가능하며, 멀티핀 LSI에 사용되는 패키지입니다. 패키지 본체도 QFP(쿼드 플랫 패키지)보다 작게 만들 수 있습니다.
BQFP "범퍼가 있는 쿼드 플랫 패키지
" 완충 패드가 있는 4면 플랫 패키지입니다. QFP 패키지 중 하나인 돌출부(쿠션 패드)를 패키지 본체 네 모서리에 설치해 운송 중 핀이 꺾이거나 변형되는 것을 방지했다.
PGA"(Pin Grid Array)
"핀 그리드 어레이 패키징 기술
" CLCC
" 세라믹 리드 칩 캐리어 리드가 있는 세라믹 칩 캐리어, 표면 실장 패키지 중 하나, 핀은 패키지에서 나옵니다. 네 면이 T자 모양으로 그려져 있습니다. 창이 있는 제품은 UV로 지울 수 있는 EPROM과 마이크로컴퓨터 회로를 EPROM으로 패키징하는 데 사용됩니다. 이 패키지는 QFJ, QFJ-G라고도 합니다(QFJ 참조).
COB 칩 온 보드 칩 패키징은 베어 칩 실장 기술 중 하나입니다. 반도체 칩을 인쇄 회로 기판에 손으로 실장하는 방법은 와이어 스티칭을 통해 이루어집니다. 칩과 기판에 대한 전기 연결은 와이어 스티칭 방법을 사용하여 이루어지며 신뢰성을 보장하기 위해 수지로 덮여 있습니다. COB는 가장 간단한 베어 칩 실장 기술이지만 패키징 밀도는 TAB 및 플립 칩 솔더링 기술
'DFP
' 듀얼 플랫 패키지 캡슐화보다 훨씬 열등합니다. SOP의 또 다른 이름입니다(SOP 참조). 이 이름은 과거에도 사용되었으나 기본적으로 더 이상 사용되지 않습니다. (SOP는 SOL, DFP라고도 합니다.)
DIP "(dual in-line package)
" 듀얼 인라인 패키지. 플러그인 패키지 중 하나인 핀은 패키지 양쪽에서 나옵니다. 포장재는 플라스틱과 세라믹입니다. DIP는 가장 널리 사용되는 플러그인 패키지이며 응용 범위에는 표준 로직 IC, 메모리 LSI, 마이크로컴퓨터 회로 등이 포함됩니다. 핀 중심 거리는 2.54mm이고 핀 수는 6~64개이다. 패키지 너비는 일반적으로 15.2mm입니다.
너비가 7.52mm와 10.16mm인 일부 패키지를 각각 스키니 DIP, 슬림 DIP(내로우 DIP)라고 합니다. 그러나 대부분의 경우 구별이 없고 단순히 DIP라고 통칭합니다. 또한, 저융점 유리로 밀봉된 세라믹 DIP를 세르딥(cerdip 참조)이라고도 합니다.
DSO "(이중 소형 아웃린트)
" 양면 핀 소형 아웃라인 패키지. SOP의 다른 이름입니다(SOP 참조). 일부 반도체 제조업체에서는 이 이름을 사용합니다.
"DIC
" "듀얼 인라인 세라믹 패키지
" 세라믹 DIP의 다른 이름(유리 밀봉 포함)(참조 DIP)
사진을 원하시면 이메일을 보내주세요